2026年5月25日，在上海舉行的國(guó)際電路與系統(tǒng)研討會(huì)（ISCAS 2026）上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波在題為《半導(dǎo)體新路徑探索與實(shí)踐》的主旨演講中，正式發(fā)表“韜（τ）定律”。這是中國(guó)企業(yè)在全球半導(dǎo)體領(lǐng)域首次提出的系統(tǒng)性產(chǎn)業(yè)發(fā)展指導(dǎo)原則，引發(fā)全球業(yè)界廣泛關(guān)注。

從摩爾定律的幾何縮微邁向時(shí)間縮微

過去半個(gè)多世紀(jì)，摩爾定律一直被公認(rèn)為指引全球半導(dǎo)體產(chǎn)業(yè)演進(jìn)的底層規(guī)律——單位面積集成電路上可容納的晶體管數(shù)量每18至24個(gè)月翻一番，核心途徑是持續(xù)縮小晶體管尺寸。然而，隨著晶體管尺寸逼近物理極限，量子隧穿效應(yīng)導(dǎo)致電子不再被半導(dǎo)體有效約束，幾何縮微的收益日趨平緩，設(shè)計(jì)與制造成本則持續(xù)飆升。

面對(duì)這一行業(yè)性瓶頸，華為提出的“韜（τ）定律”主張以 “時(shí)間縮微”替代“幾何縮微” 作為半導(dǎo)體與電子系統(tǒng)演進(jìn)的新指導(dǎo)原則。“韜”取自希臘字母τ的音譯，在電路理論中代表時(shí)間常數(shù)，即信號(hào)在電路中完成一次狀態(tài)切換所需的時(shí)間。τ值越小，電路運(yùn)行速度越快。韜定律的核心目標(biāo)不再是通過縮小晶體管尺寸來提升性能，而是系統(tǒng)性降低信號(hào)在芯片內(nèi)部的傳播時(shí)間常數(shù)τ，貫穿器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化，持續(xù)壓縮信號(hào)傳播時(shí)延，提升晶體管密度與系統(tǒng)性能。

何庭波用一個(gè)生動(dòng)的比喻解釋了兩種路徑的本質(zhì)區(qū)別：如果把芯片比作城市，摩爾定律是通過縮小房屋面積來增加人口密度；而韜定律則是通過優(yōu)化交通系統(tǒng)，修建高架和隧道來提升整個(gè)城市的通行效率。

邏輯折疊技術(shù)：韜定律的核心引擎

實(shí)現(xiàn)韜定律的關(guān)鍵技術(shù)是“邏輯折疊”。傳統(tǒng)芯片設(shè)計(jì)將邏輯電路平鋪于二維平面，信號(hào)在芯片內(nèi)部的傳輸路徑較長(zhǎng)。邏輯折疊技術(shù)將原本平面的電路布局從單層擴(kuò)展到雙層乃至多層，把關(guān)鍵模塊在物理距離上大幅拉近，走線距離最多可縮短90%，從而有效降低信號(hào)延遲。

華為方面透露，計(jì)劃于2026年秋季推出的新一代麒麟芯片將是全球首款完整采用邏輯折疊技術(shù)的量產(chǎn)產(chǎn)品。相比傳統(tǒng)2D設(shè)計(jì)，該芯片的晶體管密度直接提升53.5%，達(dá)到約238 MTr/mm2，已接近臺(tái)積電初代3nm工藝的密度水平；P核能效提升41%，峰值頻率提升12.7%，達(dá)到3.1GHz。何庭波直言：“我們?nèi)〉昧艘幌盗袃H靠先進(jìn)制程工藝難以取得的進(jìn)步。”

六年實(shí)戰(zhàn)沉淀：381款芯片的產(chǎn)業(yè)化驗(yàn)證

韜定律并非停留在實(shí)驗(yàn)室階段的理論推演。何庭波介紹，過去六年華為已基于這一技術(shù)路線成功設(shè)計(jì)并量產(chǎn)了381款芯片，廣泛覆蓋移動(dòng)通信、AI計(jì)算、汽車電子、工業(yè)控制、數(shù)據(jù)基礎(chǔ)設(shè)施及電源管理等多個(gè)領(lǐng)域。

在AI系統(tǒng)層面，華為結(jié)合統(tǒng)一內(nèi)存語義總線互連架構(gòu)、近封裝光學(xué)Hi-ONE及邊緣到表面3D折疊等協(xié)同技術(shù)，預(yù)計(jì)到2035年硬件集成度將提升超過100倍。根據(jù)華為的技術(shù)路線圖，到2031年基于韜定律的高端芯片晶體管密度將達(dá)到等效1.4納米制程的水平。

全球產(chǎn)業(yè)界高度關(guān)注

韜定律的發(fā)布迅速引發(fā)了國(guó)際媒體的廣泛關(guān)注與產(chǎn)業(yè)界的積極評(píng)價(jià)。路透社援引市場(chǎng)研究機(jī)構(gòu)奧姆迪亞公司中國(guó)區(qū)半導(dǎo)體研究總監(jiān)何暉的分析指出，華為的技術(shù)方案不再單純依賴縮小晶體管尺寸，而是致力于縮短連接路徑、降低信號(hào)延遲以及優(yōu)化芯片內(nèi)部的數(shù)據(jù)傳輸，是切合實(shí)際的性能提升路徑。

美國(guó)市場(chǎng)觀察網(wǎng)站援引伯恩斯坦公司分析報(bào)告將此次發(fā)布評(píng)價(jià)為“另一個(gè)DeepSeek時(shí)刻”，認(rèn)為韜定律可能如DeepSeek此前橫空出世那樣，給整個(gè)行業(yè)發(fā)展帶來巨大而廣泛的推動(dòng)作用。彭博社也報(bào)道指出，如果華為能夠量產(chǎn)達(dá)到1.4納米制程性能水平的芯片，將深刻改變?nèi)虬雽?dǎo)體產(chǎn)業(yè)格局。

投資機(jī)構(gòu)方面，大和證券發(fā)表報(bào)告認(rèn)為，華為芯片設(shè)計(jì)原理“韜（τ）定律”顯示出設(shè)計(jì)制造環(huán)節(jié)已取得實(shí)質(zhì)突破，重申對(duì)中國(guó)半導(dǎo)體供應(yīng)鏈的正面看法。摩根士丹利同樣發(fā)布研究報(bào)告，強(qiáng)調(diào)該理論為支持AI光收發(fā)器產(chǎn)業(yè)指數(shù)級(jí)增長(zhǎng)提供了基礎(chǔ)理論支撐。

給電路保護(hù)領(lǐng)域的啟示：系統(tǒng)級(jí)優(yōu)化是未來方向

韜定律的提出，標(biāo)志著半導(dǎo)體行業(yè)的核心競(jìng)爭(zhēng)邏輯正在從“制程競(jìng)賽”轉(zhuǎn)向“系統(tǒng)級(jí)優(yōu)化”。正如何庭波所說：“未來六到十年，誰能把那個(gè)代表時(shí)間的τ壓到最低，誰就能定義計(jì)算格局。”

這一趨勢(shì)對(duì)電路保護(hù)元器件行業(yè)同樣具有深遠(yuǎn)意義。隨著芯片層級(jí)的邏輯折疊、3D堆疊以及信號(hào)傳輸路徑的持續(xù)壓縮，系統(tǒng)內(nèi)部的電磁兼容、過壓過流保護(hù)以及信號(hào)完整性等需求將變得更加復(fù)雜與嚴(yán)苛。作為國(guó)內(nèi)領(lǐng)先的過壓過流保護(hù)元器件供應(yīng)商，深圳市金開盛電子有限公司將持續(xù)關(guān)注半導(dǎo)體產(chǎn)業(yè)底層演進(jìn)趨勢(shì)，緊跟技術(shù)變革步伐，不斷提升產(chǎn)品在高密度、高集成度系統(tǒng)環(huán)境下的可靠性與性能適配能力，為下游客戶提供更優(yōu)質(zhì)的全方位電路保護(hù)解決方案。